Please use this identifier to cite or link to this item:
https://olympias.lib.uoi.gr/jspui/handle/123456789/27756| Title: | Fault models, test algorithms and embedded test techniques for DRAM circuits Μοντέλα σφαλμάτων, αλγόριθμοι και ενσωματωμένες τεχνικές ελέγχου ορθής λειτουργίας κυκλωμάτων μνημών DRAM |
| Institution and School/Department of submitter: | Πανεπιστήμιο Ιωαννίνων. Σχολή Θετικών Επιστημών. Τμήμα Μηχανικών Η/Υ & Πληροφορικής |
| Subject classification: | Dynamic random access memory |
| Keywords: | DRAM,Memory |
| URI: | https://olympias.lib.uoi.gr/jspui/handle/123456789/27756 http://dx.doi.org/10.26268/heal.uoi.3304 |
| Appears in Collections: | Διδακτορικές Διατριβές |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| Δ.Δ. ΣΦΗΚΑΣ ΓΕΩΡΓΙΟΣ 2015.pdf | 15.74 MB | Adobe PDF | View/Open |
This item is licensed under a Creative Commons License
