Please use this identifier to cite or link to this item: https://olympias.lib.uoi.gr/jspui/handle/123456789/40339
Full metadata record
DC FieldValueLanguage
dc.contributor.authorΧριστοφόρου, Γεώργιος - Παύλοςel
dc.date.accessioned2026-08-31T10:09:11Z-
dc.date.available2026-08-31T10:09:11Z-
dc.identifier.urihttps://olympias.lib.uoi.gr/jspui/handle/123456789/40339-
dc.rightsAttribution-NonCommercial-NoDerivs 3.0 United States*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/3.0/us/*
dc.subjectΕπεξεργαστήςel
dc.titleΣχεδίαση και υλοποίηση ενός βελτιωμένου επεξεργαστήel
dc.typebachelorThesis-
heal.typebachelorThesis-
heal.type.enBachelor thesisen
heal.type.elΠροπτυχιακή/Διπλωματική εργασίαel
heal.classificationΕπεξεργαστές-
heal.dateAvailable2026-08-31T10:10:11Z-
heal.languageel-
heal.accessfree-
heal.recordProviderΠανεπιστήμιο Ιωαννίνων. Σχολή Πληροφορικής και Τηλεπικοινωνιών. Τμήμα Πληροφορικής και Τηλεπικοινωνιώνel
heal.publicationDate2026-
heal.abstractΗ παρούσα πτυχιακή εργασία πραγματεύεται τη σχεδίαση και υλοποίηση ενός βελτιωμένου επεξεργαστή (Enhanced Processor) 16-bit με τη χρήση της γλώσσας περιγραφής υλικού VHDL. Ο επεξεργαστής βασίζεται σε μια αρχιτεκτονική που ενσωματώνει τον Program Counter (PC) στο register file, επιτρέποντας την αυτόνομη ανάκτηση και εκτέλεση εντολών από τη μνήμη. Στο πλαίσιο της εργασίας, υλοποιήθηκε η διασύνδεση του επεξεργαστή με εξωτερική μνήμη RAM και περιφερειακές μονάδες εισόδου/εξόδου (διακόπτες και LED) μέσω ενός συστήματος αποκωδικοποίησης διευθύνσεων. Η λειτουργία του συστήματος επαληθεύτηκε μέσω εκτενών προσομοιώσεων σε περιβάλλον ModelSim, όπου εξετάστηκε η ορθή εκτέλεση εντολών μεταφοράς δεδομένων, αριθμητικών πράξεων και αλμάτων υπό συνθήκη. Τα αποτελέσματα δείχνουν ότι ο επεξεργαστής είναι σε θέση να εκτελεί σύνθετα προγράμματα Assembly, αποτελώντας μια στέρεη βάση για την κατανόηση των σύγχρονων υπολογιστικών συστημάτων.el
heal.abstractThis thesis presents the design and implementation of an enhanced 16-bit processor using the VHDL hardware description language. The processor is based on an architecture that integrates the Program Counter (PC) into the register file, enabling autonomous instruction fetch and execution from memory. As part of this work, the processor was interfaced with external RAM and input/output peripherals (switches and LEDs) through an address decoding system. The system's functionality was verified through extensive simulations in the ModelSim environment, validating the correct execution of data transfer, arithmetic, and conditional branch instructions. The results demonstrate that the processor is capable of executing complex Assembly programs, providing a solid foundation for understanding modern computing systems.en
heal.advisorNameΒαρτζιώτης, Φώτιοςel
heal.committeeMemberNameΔουμένης, Γρηγόριοςel
heal.committeeMemberNameΜαργαρίτη, Σπυριδούλαel
heal.academicPublisherΤμήμα Πληροφορικής και Τηλεπικοινωνιώνel
heal.academicPublisherIDuoi-
heal.fullTextAvailabilitytrue-
Appears in Collections:Προπτυχιακές εργασίες Τμ. Μηχανικών Πληροφορικής Τ.Ε.

Files in This Item:
File Description SizeFormat 
Christoforou, G. P._DIT_2026.pdf1.41 MBAdobe PDFView/Open


This item is licensed under a Creative Commons License Creative Commons